ID del artículo: 000082668 Tipo de contenido: Resolución de problemas Última revisión: 17/01/2023

Cuando se utiliza el Intel® Stratix® 10 FPGA E-tile Hard IP para Intel® FPGA IP Ethernet, el desmontaje de fotogramas anulado puede ocasionar que los fotogramas no sean válidos para la lógica del usuario.

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Cuando el E-tile Hard IP para Ethernet Intel® FPGA IP RX MAC recibe un tamaño de fotogramas >= 65536 y enforce_max_frame_size está habilitado, la salida de trama de RX MAC a la lógica del usuario se convertirá en el tamaño de fotograma especificado por la configuración de max_rx_frame_size . Un segundo fotograma no válido saldrá de RX MAC a la lógica del usuario a partir del byte-65536 hasta el final del fotograma super grande.

    Resolución

    No hay ninguna solución alternativa o corrección disponible para este problema de erratas.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Intel® Strantix® 10 TX
    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA Intel® Strantix® 10 MX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.