Identificador del artículo: 000081366 Tipo de contenido: Mensajes de error Última revisión: 03/11/2023

Advertencia (177007): las PLL colocadas en la ubicación &ltPLL ubicación> no tienen un reloj PLL para compensar lo especificado: el ajustador intentará compensar todos los relojes PLL

Medio ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea el mensaje de advertencia anterior al compilar el diseño de ejemplo generado del controlador de memoria DDR3 basado en UniPHY.

     

     

    Resolución

    Esta advertencia se mostrará cuando los usuarios no especifiquen si son expertos en tener comentarios y rutas de salida de manera diferente.

    Intel® ® Quartus® intentará que coincida con ambas rutas con la misma ruta de compensación.

     

    Esta advertencia se puede corregir estableciendo la siguiente asignación QSF:

    set_instance_assignment -name MATCH_PLL_COMPENSATION_CLOCK OFF -to *

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SE

    ¿Necesitas más ayuda?

    Contacto con el equipo de asistencia

    Descargo de responsabilidades

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de traducción humana e informática del contenido original en inglés. Este contenido se ofrece únicamente para su conveniencia y como información general, y no debe considerarse como completo o preciso. Si existe alguna contradicción entre la versión en inglés de esta página y la traducción, la versión en inglés será la que sirva de referencia. Consulte la versión en inglés de esta página.