ID del artículo: 000080968 Tipo de contenido: Resolución de problemas Última revisión: 27/03/2023

¿Qué sucede con el ancho de interfaz p_clk, core_clk_out y Avalon cuando el núcleo PCIe se entrena abajo?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El núcleo PCI Express® siempre funciona tal como se especifica en la configuración original. El ancho de interfaz core_clk_out y Avalon® se mantienen sin cambios.

Por ejemplo, suponiendo que el núcleo PCIe de PI físico se configure como Gen2x8, con pclk=500 MHz, core_clk_out = 250 MHz y Avalon ancho = 128. Si está entrenada hacia abajo hasta Gen1x1, funcionará en la configuración de 1a Generación con pclk=250 MHz, core_clk_out = 250 MHz y Avalon ancho = 128.

 

Resolución

La descripción anterior se aplica tanto a hard IP como a Soft IP.

 

 

 

Productos relacionados

Este artículo se aplica a 5 productos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Cyclone® IV GX

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.