ID del artículo: 000080437 Tipo de contenido: Resolución de problemas Última revisión: 17/01/2023

¿Por qué veo un error de confidencialidad en mi dispositivo receptor JESD204B cuando se utiliza el Intel® FPGA IP JESD204B en modo TX en Intel® Stratix® 10 dispositivos con transceptores E-Tile?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 19.1, al utilizar el Intel® FPGA IP JESD204B en el modo TX en Intel® Stratix® 10 dispositivos con transceptores E-Tile, la propiedad intelectual (IP) presentará un error de error al configurarse para un solo carril (L =1) en modo de enlace.

    Resolución

    Para evitar este problema, al configurar la PI de Intel® FPGA IP JESD204B en el modo L=1, habilite el modo sin vinculación.

    Este problema es una estrategia fija de Intel® Quartus® software Prime Pro Edition versión 19.3.

    Productos relacionados

    Este artículo se aplica a 2 productos

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 MX FPGA

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.