ID del artículo: 000080267 Tipo de contenido: Mensajes de error Última revisión: 09/06/2022

Error: **_emif_a10_hps_0: La frecuencia del reloj de referencia PLL de 25,0 MHz no es válida. Seleccione otro valor o habilite la opción para utilizar el valor recomendado.

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El mensaje de error aparece porque la configuración del reloj de referencia PLL no cumple con los requisitos de E/S PLL. Para obtener más información, consulte las erratrópicos nuevas restricciones de configuración de E/S PLL impuestas en la versión 15.1 para Arria 10 EMIF IP

 

Resolución

Tendrá que aplicar una configuración de frecuencia de reloj de referencia PLL más alta para cumplir con el desempeño de E/S PLL.

Productos relacionados

Este artículo se aplica a 3 productos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA de sistema integrado en chip Intel® Arria® 10 SX

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.