ID del artículo: 000076630 Tipo de contenido: Mensajes de error Última revisión: 08/02/2023

Error (12077): se crea una instancia de nodo "altera_mult_add_rtl2" con el parámetro desconocido "ACCUM_SLOAD_PIPELINE_SCLR"

Entorno

  • Intel® Quartus® Prime Standard Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con la PI de FPGA ALTMULT_COMPLEX Cyclone® V en la Intel® Quartus® Prime Standard Edition Software versión 17.0, es posible que vea el error anterior durante la compilación si el tipo de archivo de variación de IP es VHDL.

    Resolución

    Para solucionar este problema, utilice el tipo de archivo de variación de IP Verilog.

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 18.0 del software Prime Standard Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Cyclone® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.