ID del artículo: 000075688 Tipo de contenido: Resolución de problemas Última revisión: 22/03/2022

¿Por qué veo un error de generación de IP para el E-Tile Hard IP para Ethernet Intel® FPGA IP cuando 25G SyncE, IEEE 1588 PTP y RSFEC están habilitados al mismo tiempo?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • Ethernet FPGA IP Intel® de 25G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, observará el error de generación de IP "El valor actual "custom_rate_25gx1_fec" para el parámetro "l_elane_ehip_rate" (l_elane_ehip_rate) no es válido" cuando 25G SyncE, IEEE 1588 PTP y RSFEC están habilitados en el E-Tile Hard IP para Ethernet Intel® FPGA IP.

    Resolución

    No hay una solución alternativa para este problema.

    Para una generación de PI exitosa en la versión 21.2, solo se pueden elegir dos de estas tres opciones al mismo tiempo.

    Este problema se ha solucionado a partir de la Intel® Quartus® Versión 21.3 del software Prime Pro/Standard Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™
    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.