ID del artículo: 000075101 Tipo de contenido: Resolución de problemas Última revisión: 22/03/2022

¿Puede Intel® Stratix® configurarse dinámicamente una interfaz de E/S LVDS de alta velocidad de 10 FPGA a una velocidad de datos o un cambio de fase diferente?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Una interfaz de E/S LVDS de alta velocidad de 10 FPGA Intel® Stratix® 10 se puede establecer en una velocidad de datos o un cambio de fase diferentes, pero solo si se selecciona la opción Usar PLL externo en LVDS SERDES Intel® FPGA IP editor de parámetros de núcleo. Si no se selecciona esta opción, cambiar la velocidad de datos o el cambio de fase podría ocasionar que el circuito de Alineación de fase dinámica (DPA) no se bloquee, incluso si se sigue la secuencia correcta de reinicio e inicialización.

     

    Resolución

    Para obtener más información sobre el modo de uso de PLL externo , consulte la guía del usuario de E/S LVDS de alta velocidad 10 de Intel® Stratix®, sección 3.1.7 ,

    Para obtener más información sobre la secuencia de reinicio e inicialización, consulte la Intel® Stratix® guía del usuario de E/S LVDS de alta velocidad 10, sección 4.2.2.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.