ID del artículo: 000075066 Tipo de contenido: Mensajes de error Última revisión: 11/04/2023

Error interno: subsistería: SUT, archivo: /quartus/tos/sut/sut_delay_util_helper.cpp, línea: 4158

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Este error puede verse en las versiones de software de Quartus® II 10.0 y 10.0 SP1 si se tiene en cuenta un dispositivo Cyclone® IV y se habilita el escritor de la lista de redes de EDA para generar una lista de redes de simulación. Este error se activa cuando se genera el archivo de salida de formato de demora estándar (.sdo).

Para evitar este problema, deshabilite EDA Netlist Writer para que no genere el archivo (.sdo) siguiendo estos pasos:

  1. En el menú Asignaciones, seleccione Configuración.
  2. En el cuadro de diálogo Configuración, expanda la categoría Configuración de la herramienta EDA.
  3. Haga clic en Simulación.
  4. Haga clic en Más configuración de escritor en la lista de redes de EDA.
  5. Seleccione la opción Generar lista de redes solo para simulación funcional.
  6. Cambie la configuración a Activado.
Resolución

Este problema se ha solucionado a partir de la versión 10.1 del software Intel® Quartus® II.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA Cyclone® IV GX
FPGA Cyclone® IV E

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.