ID del artículo: 000074887 Tipo de contenido: Mensajes de error Última revisión: 15/12/2022

Error (15847): valor ilegal "ninguno" para ena_register_mode parámetro en el bloque de control de reloj "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_compo...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • ALTCLKCTRL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea este error en la versión 16.1 del software estándar Intel® Quartus® Prime al compilar un diseño Cyclone® IV con una instancia de la PI del Bloque de control de reloj (ALTCLKCTRL) con el puerto "ena" habilitado.

    Error (15847): Valor ilegal "none" para ena_register_mode parámetro en el bloque de control de reloj "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1" -- el valor debe ser "registro doble" cuando se utiliza la entrada ena y el tipo de reloj es "Salida de reloj externo".

    Resolución

    Para evitar este problema, cambie manualmente el register_ena_mode en el RTL generado automáticamente de "ninguno" a "doble registro".

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 17.1 del software Prime Standard Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    Cyclone® IV FPGAs

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.