ID del artículo: 000074883 Tipo de contenido: Mensajes de error Última revisión: 12/02/2023

¿Cómo se utiliza el pin CONFIG_SEL como pin de E/S regular en Intel® MAX® 10 dispositivos con características compactas?

Entorno

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    En Intel® MAX® 10 dispositivos, es posible utilizar el pin CONFIG_SEL como pin de E/S regular cuando la opción Habilitar CONFIG_SEL pin no está habilitada.

    En Intel® MAX® 10 dispositivos con características compactas (opción de característica SC y DC), la opción Habilitar CONFIG_SEL pin se ha eliminado de Las opciones de dispositivo y pin, ya que estos dispositivos no son compatibles con el modo de imagen de configuración dual.

    Sin embargo, después de eliminar esta opción, la opción Habilitar CONFIG_SEL pin todavía se está configurando de forma predeterminada en el Intel® Quartus® Software Prime y verá el siguiente mensaje de error durante la compilación al asignar una E/S al pin CONFIG_SEL :

    Error (176310): No se pueden colocar varios pines asignados a la ubicación del pin (IOPAD_X_Y< sincronizado>_N

    Resolución

    Para evitar esto, añada la siguiente asignación al archivo de configuración de Quartus (.qsf):

    set_global_assignment -name ENABLE_BOOT_SEL_PIN DESACTIVADO

    Este problema se corrigió en la versión 22.1 del Intel® Quartus® Software Prime Standard Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® MAX® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.