El Intel® Stratix® 10 FPGA IOPLL no puede obtener bloqueo cuando la refclk de entrada se impulsa por un reloj de salida desde el Intel Stratix 10 FPGA E-Tile.
Debe realizar la recalibración del usuario de IOPLL después de que los relojes de salida de la Intel Stratix 10 FPGA E-Tile sean estables.
Mantener presionado el Intel Stratix 10 FPGA IOPLL en reinicio hasta que los relojes de salida del Intel Stratix 10 FPGA E-Tile estén estables o pulsando el reinicio después de que los relojes de salida sean estables no resolverá el estado Intel Stratix IOPLL desbloqueado.