No. Tabla 2. Las pautas para la conexión de pines de la familia de dispositivos de configuración/JTAG en Intel® MAX® 10 FPGA versión 2017.12.15 tienen las siguientes pautas para CONFIG_SEL pines:
Conecte una extracción de 10 K A débil o una bajada de 10 K A débil a este pin externamente durante la fase de encendido.
Cuando se utiliza el modo de imagen de configuración dual, se necesita conectar una resistencia de extracción débil o una resistencia de extracción débil al pin CONFIG_SEL externamente para seleccionar una de las dos imágenes de configuración durante la fase de encendido.
Pero cuando no se utiliza el modo de imagen de configuración dual, no es necesario conectar una resistencia de extracción débil o una resistencia de descenso débil al pin CONFIG_SEL. En el modo de imagen de configuración única, la imagen 0 se carga después del encendido sin probar el pin CONFIG_SEL.
Consulte el documento más reciente, Tabla 2. Pautas para la conexión de pines de la familia de dispositivos de FPGA configuración/JTAG en Intel® MAX® 10.