Debido a un problema con el Intel® FPGA Power and Thermal Calculator (PTC) en la versión 20.3 del software Intel® Quartus® Prime Pro Edition, es posible que vea este error incluso si todavía hay pines disponibles cuando se utilizan pines de entrada diferenciales y los voltajes V AHÍ de todos los bancos de E/S no son 2,5 V en Intel® Stratix® 10 dispositivos.
Aquí tiene un ejemplo.
Dispositivo: 1SG280H
Paquete: F50
Cantidad de E/S del usuario: 672
Número de banco de E/S: 14
Cantidad de pines previos al banco de E/S: 48
Uso de E/S del usuario:
Salida de 1.2 V * 625 pines
Entrada LVDS * 1 par
En este caso, dado que se utilizan 625 pines para una salida de 1,2 V, los voltajes V SOLICITAR de 14 bancos de E/S son de 1,2 V.
La entrada LVDS está impulsada por VCCPT, no por V LW. Por lo tanto, se debe asignar un par de entradas LVDS a los pines restantes, pero el PTC muestra incorrectamente un error como se muestra en la siguiente imagen.
Puede ignorar este error de forma segura.
Este problema se ha solucionado a partir de la Intel® FPGA Power and Thermal Calculator (PTC) en la versión 21.3 del software Intel® Quartus® Prime Pro Edition.