ID del artículo: 000073990 Tipo de contenido: Resolución de problemas Última revisión: 23/12/2022

¿Por qué está lleno RX Core FIFO si el modo de vinculación de RADEON y PCS está habilitado en el transceptor H-Tile PHY Intel® Stratix® 10 FPGA IP nativo?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Transceptor L-Tile H-Tile PHY Nativo Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con la versión 17.1 del software Quartus® Prime Pro Edition, el transceptor H-Tile PHY nativo Intel® Stratix® 10 FPGA IP puede generar una frecuencia de rx_clkout incorrecta si el modo de vinculación CON YE y PCS está habilitado para el modo no PCIe. La frecuencia de rx_clkout incorrecta hará que el RX Core FIFO se llene.

    Resolución

    Utilice la unión solo PARA DISPOSITIVOS EN MODO NO PCIe. Este problema se corrigió a partir de la Intel® Quartus® versión 18.1 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.