¿Por qué falla FPGA configuración de HPS en Intel® Stratix®10 dispositivos SX cuando configuro flujos de bits de fase 2 en el primer modo de arranque de HPS?

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 19.3, la configuración core.rbf de fase 2 de bitstream de HPS como parte de un primer modo de arranque de HPS podría fallar en los diseños dirigidos a Intel Stratix® 10 dispositivos SX.

Pueden considerarse los siguientes errores:

fpga_manager fpga0: error al escribir datos de imagen en FPGA
no se pudo cargar la imagen de fpga
OF: overlay: of_overlay_create: error en el notificador de aplicación previa (err=-110)
create_overlay: Error al crear overlay (err=-110)

Este problema se corrigió en la Intel® Quartus® Software Prime Pro Edition versión 20.2 y posteriores.

Para resolver este problema, descargue e instale el firmware del administrador de dispositivos más reciente para el software Intel® Quartus® Prime Pro Edition 21.1/21.2/21.3/21.4/22.1/22.2/22.3.

Las versiones más recientes del firmware del administrador de dispositivos están disponibles en el siguiente enlace:

¿Cuál es el firmware del dispositivo más reciente para los dispositivos Intel® Agilex™ e Intel® Stratix® 10?