Este artículo contiene información acerca del caché L3 de un Intel® Xeon® escalable y por qué el valor es superior a la caché L1.
Hay una diferencia de memoria caché entre los procesadores Intel® Xeon® E5 y Intel® Xeon® escalables.
Se espera una jerarquía de caché diferente. Se cambió la jerarquía de caché en la arquitectura de las familias de procesadores Intel® Xeon® escalables más recientes.
¿Cuáles son los cambios de jerarquía de caché?
En arquitecturas anteriores (como la familia Intel® Xeon® de procesadores E5 v4):
- La caché de nivel medio (MLC o también conocida como L2) era de 256 KB por núcleo.
- La caché de último nivel (también conocida como L3) fue una caché inclusiva compartida con 2,5 MB por núcleo.
En la arquitectura de la familia de procesadores escalables Intel® Xeon®, la jerarquía de la caché ha cambiado para proporcionar un MLC mayor de 1 MB por núcleo y una pequeña LLC no inclusiva compartida de 1,375 MB por núcleo. Un MLC mayor aumenta la tasa de éxito en el MLC, lo que resulta en una menor latencia efectiva de memoria y también reduce la demanda de interconexión de malla y LLC. El cambio a una caché no inclusiva para la LLC permite una utilización más eficaz de la caché general en el chip en comparación con una caché inclusiva.
Para obtener más información, consulte la sección Cambios de jerarquía de caché de Intel® Xeon® descripción técnica de la familia escalable de procesadores.
