Visión general
El diseño de referencia del motor de unidad en un chip Intel es un sistema de unidad integrado en un solo Cyclone® V SoC o Intel® MAX® 10. El diseño implementa el control orientado al campo (FOC) de una sola y multiaxis que admite el control simultáneo de hasta cuatro motores síncronos de iman permanentes. El diseño de referencia muestra un flujo de diseño centrado en software para el control del motor en FPGAs. Se dirige al sistema de procesador físico Dual Arm* Cortex*-A9 o al procesador Nios® II soft-core como el host del sistema de la unidad integrado con los coprocesadores DSP y la PI de interfaz de control del motor clave en la FPGA. Esto demuestra la escalabilidad rentable de los diseños integrados de unidad en un chip en las familias de Cyclone® de Intel y es un excelente punto de partida para el diseño de su propio sistema de unidad.
Funciones
- Sistema de software completo que se ejecuta en el sistema de procesador duro Cortex-A9 de doble brazo o en Nios II procesador, realizando un control y configuración de alto nivel (además de cerrar los bucles de posición del motor y velocidad)
- Implementaciones FOC aceleradas solo por software y FPGA que integran bucles de posición y velocidad en software con un ciclo de control de corriente de alto desempeño y latencia ultrabaja en el FPGA como coprocesador DSP
- Subsistema IP FOC optimizado y configurable por software, personalizable en DSP Builder con compatibilidad para implementaciones de precisión de punto fijo y flotante
- Integra funciones clave de control del motor, como la modulación de ancho de impulso del vector de espacio (PWM), la interfaz y la lógica de filtro ADC Desa delta, y coloca las interfaces del codificador de comentarios en el FPGA, todo bajo el control del software.
Requisitos de hardware
- Placa de control de motor Intel Multiaxis con kit de desarrollo Cyclone V o kit de desarrollo INK de Terasic
Requisitos de software
Intel® Quartus® Software versión 17.0 o posterior con las siguientes características:
- controlador Intel FPGA Download Cable
- Herramienta de diseño de plataformas
- Consola del sistema con Windows o Linux
- herramientas de desarrollo de software Nios II para Eclipse
Diagrama de bloques
El diseño de referencia, como se muestra en la Figura 1, implementa un algoritmo de control orientado al campo (FOC) configurable por software para un control simultáneo de hasta dos motores síncronos de iman permanentes integrados con la propiedad intelectual de la interfaz de control del motor (IP).