Estado
Launched
Fecha de lanzamiento
Q2'19
Litografía
10 nm

Recursos

Elementos lógicos (LE)
2308080
Módulos lógicos adaptables (ALM)
782400
Registros del módulo lógico adaptativo (ALM)
3129600
Bucles con bloqueo de fase de tejido y E/S (PPL)
15
Memoria integrada máxima
246 Mb
Bloques de procesamiento de señal digital (DSP)
1640
Formato de procesamiento de señal digital (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Sistema de procesador físico (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Bloques criptográficos reforzados
2
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR4, QDR IV

Especificaciones de I/O

Recuento máximo de E/S de usuarios
480
Compatibilidad con normas de E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Pares LVDS máximos
240
Transceptores máximos de no regreso a cero (NRZ)
24
Velocidad máxima de datos de no regreso a cero (NRZ)
28.9 Gbps
Transceptores máximos de modulación de amplitud de pulso (PAM4)
12
Velocidad máxima de datos de modulación de amplitud de pulso (PAM4)
57.8 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen4, 10/25/100G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones del paquete

Opciones de embalaje
R2581A

Información adicional

URL de información adicional