Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
2009
Litografía
60 nm

Recursos

Elementos lógicos (LE)
50000
Bucles con bloqueo de fase de tejido y E/S (PPL)
8
Memoria integrada máxima
2.502 Mb
Bloques de procesamiento de señal digital (DSP)
140
Formato de procesamiento de señal digital (DSP)
Multiply
Controladores de memoria física
아니요
Interfaces de memoria externa (EMIF)
DDR, DDR2, SDR

Especificaciones de E/S

Recuento máximo de E/S de usuarios
310
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
Pares LVDS máximos
98
Transceptores máximos de no regreso a cero (NRZ)
8
Velocidad máxima de datos de no regreso a cero (NRZ)
3.124 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen1

Tecnologías avanzadas

Seguridad de Bitstream FPGA
아니요
Convertidor de análogo a digital
아니요

Especificaciones de paquete

Opciones de embalaje
F484, F672

Información complementaria