Elementos fundamentales

Estado
Launched
Fecha de lanzamiento
2012
Litografía
28 nm

Recursos

Elementos lógicos (LE)
85000
Módulos lógicos adaptables (ALM)
32075
Registros del módulo lógico adaptativo (ALM)
128300
Bucles con bloqueo de fase de tejido y E/S (PPL)
6
Memoria integrada máxima
4.45 Mb
Bloques de procesamiento de señal digital (DSP)
87
Formato de procesamiento de señal digital (DSP)
Variable Precision
Sistema de procesador físico (HPS)
Dual-core Arm* Cortex*-A9
Controladores de memoria física
Interfaces de memoria externa (EMIF)
DDR2, DDR3, LPDDR2

Especificaciones de E/S

Recuento máximo de E/S de usuarios
288
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, HiSpi, SLVS, Sub-LVDS
Pares LVDS máximos
144
Transceptores máximos de no regreso a cero (NRZ)
9
Velocidad máxima de datos de no regreso a cero (NRZ)
3.125 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen1

Tecnologías avanzadas

Seguridad de Bitstream FPGA
Convertidor de análogo a digital
아니요

Especificaciones de paquete

Opciones de embalaje
U672, F896

Información complementaria