Elementos fundamentales

Colección de productos
เอฟพีจีเอ Stratix® V GS
Estado
Launched
Fecha de lanzamiento
2010
Litografía
28 nm

Recursos

Elementos lógicos (LE)
695000
Módulos lógicos adaptables (ALM)
262400
Registros del módulo lógico adaptativo (ALM)
1049600
Bucles con bloqueo de fase de tejido y E/S (PPL)
28
Memoria integrada máxima
58.01 Mb
Bloques de procesamiento de señal digital (DSP)
1963
Formato de procesamiento de señal digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Controladores de memoria física
아니요
Interfaces de memoria externa (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Especificaciones de E/S

Recuento máximo de E/S de usuarios
840
Compatibilidad con normas de E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Pares LVDS máximos
420
Transceptores máximos de no regreso a cero (NRZ)
48
Velocidad máxima de datos de no regreso a cero (NRZ)
14.1 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen3

Especificaciones de paquete

Opciones de embalaje
F1517, F1932

Información complementaria