Estado
Launched
Fecha de lanzamiento
2013
Litografía
14 nm

Recursos

Elementos lógicos (LE)
612000
Módulos lógicos adaptables (ALM)
207360
Registros del módulo lógico adaptativo (ALM)
829440
Bucles con bloqueo de fase de tejido y E/S (PPL)
8
Memoria integrada máxima
52 Mb
Bloques de procesamiento de señal digital (DSP)
1152
Formato de procesamiento de señal digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Sistema de procesador físico (HPS)
Quad-core 64-bit ARM* Cortex*-A53
Controladores de memoria física
Compatibilidad con memoria externa (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

Especificaciones de I/O

Cantidad máxima de E/S de usuario
392
Compatibilidad con normas de E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Pares LVDS máximos
192
Transceptores NRZ máximos
24
Velocidad de datos NRZ máxima
28.3 Gbps
Dirección IP física de protocolo de transceptor
PCIe Gen3, 100G Ethernet

Tecnologías avanzadas

Hiperregistros
Seguridad de Bitstream FPGA

Especificaciones del paquete

Opciones de embalaje
F1152

Información adicional

URL de información adicional