Elementos fundamentales

Colección de productos
MAX® V CPLD
Estado
Launched
Fecha de lanzamiento
2010
Litografía
180 nm

Recursos

Elementos lógicos (LE)
1270
Macrocélulas equivalentes
980
Retraso de pin a pin
6.2 ns
Memoria flash del usuario
8 Kb
Lógica convertible a memoria

Funciones

Oscilador interno
Restablecimiento rápido con alimentación
JTAG de exploración de límites
ISP de JTAG
Registros de entradas rápidos
Arranque de registro programable
Traductor de JTAG
ISP en tiempo real
E/S multiVolt†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
Cargadores portátiles de E/S
4
Habilitaciones máximas de salida
271
LVTTL/LVCMOS
Salidas de LVDS emuladas
Cumple con PCI de 32 bits, 66 MHz
1
Disparadores de Schmitt
Tasa de giro programable
Resistencias de polarización programables
Pines de a tierra (GND) programables
Salidas de drenaje abierto
Retención de bus

Especificaciones de paquete

Opciones de embalaje
F256, F324, T144
Tamaño de paquete
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Información complementaria