FPGA Stratix® V E
Optimizado para la creación de prototipos ASIC con elementos lógicos de 952 000 en el tejido lógico de mayor desempeño.
Consulte también: Software de diseño, Tienda de diseño, Descargas, Comunidad y Asistencia de FPGA
Optimizado para la creación de prototipos ASIC con elementos lógicos de 952 000 en el tejido lógico de mayor desempeño.
Consulte también: Software de diseño, Tienda de diseño, Descargas, Comunidad y Asistencia de FPGA