La PI de la controladora QDR II SRAM de FPGA Intel® está optimizada para las FPGAs serie Stratix® y Cyclone® IV. Las características avanzadas disponibles de estos dispositivos le permiten conectarse directamente con los dispositivos QDR II SRAM.
El diseño de ejemplo generado por el banco de herramientas de la PI instancia un bucle de bloqueo de fase (PLL), un bucle de bloqueo de retardo opcional (solo para las FPGAs Stratix II), un controlador de ejemplo y su variación personalizada de la controladora QDR II SRAM. El diseño de ejemplo es totalmente funcional y puede ser simulado, sintetizado y utilizado en el hardware. El controlador de ejemplo es un módulo de autoprueba que emite comandos de lectura y escritura para el controlador y verifica los datos de lectura para producir las señales de superada/no superada y de prueba completa. Puede reemplazar la lógica de control cifrada de la controladora QDR II SRAM del diseño de ejemplo por su propia lógica personalizada, que le permite utilizar la resincronización de texto claro de FPGA Intel®, la lógica de canalización y la ruta de datos con su propia lógica de control.
Esta PI está incluida en el conjunto básico de PI, IP Base Suite, que abarca el software Intel® Quartus® Prime Standard y Pro Edition.