Conjunto de procesamiento de video y visión
El conjunto de procesamiento de video y visión de Intel® FPGA es una colección de funciones de propiedad intelectual (IP) de Intel® FPGA de próxima generación que puede usar para facilitar el desarrollo de diseños personalizados de procesamiento de video e imágenes. Estas funciones de Intel® FPGA IP son adecuadas para utilizarlas en una gran variedad de aplicaciones de procesamiento y visualización de imágenes, como difusión de estudio, videoconferencias, redes audiovisuales, imágenes médicas, inspección industrial y robótica, ciudad o comercio minorista inteligente, y servicios para consumidores.
Guía del usuario de la suite de procesamiento de video y visión Intel® FPGA IP ›
Especificación del protocolo de transmisión de video para FPGA Intel® ›
Conjunto de procesamiento de video y visión
El conjunto de procesamiento de video y visión cuenta con núcleos que abarcan desde funciones de bloques de creación simples; como video sincronizado y conjunto del bloqueo del generador, conversión de espacio de color y mezclador; hasta funciones de procesamiento sofisticadas que pueden implementar el escalamiento programable, la corrección de distorsión no lineal arbitraria, la tabla de búsqueda 3D, el mapeo tonal adaptivo y mucho más.
- Todas las PIs de procesamiento de video y visión usan interfaces de datos de video de streaming Intel® FPGA para E/S de video, basadas en el protocolo AXI4-Stream estándar de la industria.
- Puede mezclar y combinar PIs de procesamiento de video e imágenes con su propia PI patentada
- Utilización de la arquitectura FPGA Intel® Agilex™: la suite de procesamiento de video y visión puede procesar video 8K a 60 fps con cuatro píxeles en paralelo a 600 MHz.
- Tiene compatibilidad con la flexibilidad de procesamiento de 1-8 píxeles en paralelo.
- Tiene compatibilidad con 1-4 símbolos de color por pixel y espacios de color RGB y YCbCr 444, 422 y 420.
- Precisión de datos de 8-16 bits por símbolo.
- Campos de video con 1-16384 píxeles tanto en alto como en ancho.
El uso de las interfaces de agentes con memoria asignada Avalon para el control del tiempo de ejecución y la interfaz de host con memoria asignada Avalon para el uso de la memoria externa permiten la conversión de las interfaces con memoria asignada AXI4-S o AXI4-Stream estándares en el sector, si es necesario, con solo presionar un botón en Intel® Platform Designer.
- Puede usar la PI de procesamiento de video y visión para crear una cadena de señal de procesamiento de video e imágenes personalizada utilizando Platform Designer, así como para integrar automáticamente los procesadores y los dispositivos periféricos integrados y generar una lógica de arbitraje.
Características
Video and Vision Processing Suite Intel® FPGA IP Functions
Función de Intel FPGA IP |
Descripción |
|---|---|
Entrada de video sincronizado (CVI) y salida de video sincronizado (CVO) |
Las PIs de interfaz de video sincronizado convierten los formatos de video sincronizado (como BT656, BT1120 y DVI) a video AXI4-Streaming y viceversa. |
Resigna la información de sincronización de los datos de píxeles y video desde el protocolo de mapa de bits completo de la transmisión de Intel® FPGA hasta un formato de video sincronizado. |
|
Resigna la información de sincronización de los datos de píxeles y video desde el formato de video sincronizado hasta el protocolo de mapa de bits completo de la transmisión de Intel® FPGA. |
|
Ofrece una conversión fluida entre los protocolos ligeros de mapa de bits completo de transmisión de Intel® FPGA y video de transmisión de Intel® FPGA. |
|
Transmite un único bus de video de entrada (en varios formatos) a varios destinos. |
|
Enruta las señales independientes alrededor de un diseño de FPGA en control de un software. Es un punto de cruce de datos de entradas M a salidas M para señales de un solo bit. |
|
Extractor y enrutador multicanal del estrobo del bloqueo del generador. Esta IP permite transmitir las señales de sincronización del bloqueo del generador a generadores de sincronización de video internos o externos de FPGA con velocidad múltiple para facilitar el bloqueo del generador de sincronización de entrada y salida de video o la sincronización de fotogramas según los marcadores de sincronización de video derivados de los núcleos de IP de conectividad de video. |
|
Genera señales de sincronización de video en tiempo real según los estándares de mapa de bits completo o video sincronizado. |
|
Genera una transmisión de video que contiene un patrón de prueba. |
|
Corta un área activa de una transmisión de video y descarta el resto. |
|
Es una solución eficiente para las conversiones de color-espacio de video y rango dinámico, la generación de claves de color y la creación de efectos artísticos. |
|
Aplica correcciones geométricas y distorsiones arbitrarias no lineales a una transmisión de video en tiempo real. |
|
Corrige imágenes y video con una exposición deficiente para mostrar los detalles invisibles. |
|
Cambia el tamaño de la transmisión de video de entrada para generar una salida con una altura o un ancho diferente. |
|
Implementa un filtro de respuesta de impulso finito (FIR) de 3x3, 5x5 o 7x7 en un flujo de datos de imagen para afinar o resaltar el contraste en las imágenes. |
|
Permite cambiar las transmisiones de video en tiempo real. |
|
Le permite superponer campos de video desde múltiples entradas, ya sea con o sin mezclador alfa (transparencia). Se usa el mezclador para implementar la superposición de texto y la mezcla entre imágenes. |
|
Convierte entre los diferentes formatos de muestreo de Chroma disponibles en el espacio de color YCbCr, por ejemplo, de 4:2:2 a 4:4:4 o de 4:2:2 a 4:2:0. |
|
Convierte datos de video entre espacios de color, como de RGB a YCbCr. |
|
Convierte los datos de imágenes entre una variedad de espacios de color diferentes; por ejemplo, de RGB a YCrCb. |
|
Carga fotogramas de video en la memoria RAM externa. Esta PI es compatible con buffering doble o triple, junto con una variedad de opciones respecto del salto y la repetición de los fotogramas. |
|
Convierte entre tres protocolos de interfaz: video de transmisión Avalon, variante ligera de video de transmisión de Intel® FPGA y variante completa de video de transmisión de Intel® FPGA. |
|
Permite transmitir varios píxeles a un solo ciclo de reloj (ritmo). Convierte de un valor de píxeles en paralelo en la interfaz de entrada a una cantidad mayor o menor de píxeles en paralelo en la interfaz de salida. |
|
Compare cada plano de color en la transmisión de video de entrada con los valores de las bandas de protección superiores e inferiores. Sustituye el valor del pixel que se encuentra fuera de las bandas de protección según los valores respectivos de estas bandas. |
|
Ofrece una solución de almacenamiento de búfer de FIFO con interfaces de entrada y salida que cumplen con el protocolo de video de transmisión de Intel® FPGA. |
|
Convierte los formatos de video entrelazados al formato de video progresivo mediante un algoritmo de desentrelazado. En la actualidad, solo es compatible con el algoritmo “bob” (se agregarán en el futuro “wave”, detección de bordes de bajo ángulo, detección de cadencia 3:2 y de adaptación del movimiento). |
|
Elimina y repara las secuencias y los casos de error que no son ideales presentes en el flujo de datos entrantes para generar un flujo de salida que cumple con el modelo de uso ideal implícito. |
|
Secuenciador de planos de color |
Cambia la forma en que se transmiten las muestras de plano de color a través del protocolo de transmisión de video de Intel® FPGA. Esta función puede utilizarse para separar y juntar transmisiones de vídeo, lo cual proporciona control sobre el enrutado de las muestras de planos de colores. |
Corrector de gama |
Permite corregir las transmisiones de vídeo para adaptarlas a las propiedades físicas de los dispositivos de visualización. |
Convierte vídeo progresivo a vídeo entrelazado al saltar la mitad de las líneas de los fotogramas progresivos entrantes. |
|
| Chroma Key | Aplica un plano alfa adicional a cada píxel entrante de datos de video. El valor alfa adjunto es constante o condicional según el valor del píxel. Esta IP junto con Mixer IP habilita las aplicaciones Chroma Key. |
| Limpiador de transmisión | Corrige las transmisiones de video fallidas. |
Métricas de calidad de IP
Aspectos básicos |
|
|---|---|
Año en que se lanzó por primera vez la IP |
2021 |
Versión más reciente compatible del software Intel® Quartus® |
Sí |
Estado |
Producir |
Entregables |
|
Los entregables de clientes incluyen los siguientes: Archivo de diseño (código fuente cifrado o lista de redes postsíntesis) Limitaciones de tiempo y/o diseño Ejemplo de banco de prueba o diseño Documentación con control de revisión |
Sí Sí Sí |
Cualquier entregable al cliente adicional proporcionado con la IP |
Ninguno |
GUI de parametrización que permite al usuario final configurar la IP |
Sí |
IP está habilitada para la compatibilidad con el modo de evaluación de Intel FPGA IP |
Sí |
Idioma fuente |
System Verilog |
Idioma de banco de prueba |
System Verilog |
Controladores de software proporcionados |
Sí |
Compatibilidad con el sistema operativo (SO) del controlador |
Sin software instalado |
Implementación |
|
Interfaz de usuario |
Video sincronizado (en PIs relevantes), video de Avalon Streaming, mapa de bits completo de streamings de Intel® FPGA, video de streaming de Intel® FPGA, asignación de memoria Avalon para Intel |
Metadatos IP-XACT |
No |
Comprobación |
|
Simuladores admitidos |
VCS, VCS MX, Active-HDL, Riviera-PRO, Xcelium, Questa-Intel FPGA Edition, Questa |
Hardware validado |
Intel® Arria® 10 GX |
Pruebas de cumplimiento con los estándares de la industria realizadas |
No |
Si sí, ¿qué prueba(s)? |
N/C |
Si la respuesta es sí, ¿en qué dispositivo(s) de Intel FPGA? |
N/C |
Si sí, fecha de realización |
N/C |
Si no, ¿está planificado? |
N/C |
Interoperabilidad |
|
IP se ha sometido a pruebas de interoperabilidad |
Sí |
Si sí, en qué dispositivo(s) de Intel FPGA |
Intel® Cyclone® 10, Intel® Arria® 10, Intel® Stratix® 10, Intel® Agilex™ |
Informes de interoperabilidad disponibles |
N/C |