FPGA Stratix® V 5SEEB

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Stratix® V 5SEEB FPGA 5SEEBF45C2G

  • MM# 99A1J6
  • Código de especif. SRJHJ
  • Código de pedido 5SEEBF45C2G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725303

Stratix® V 5SEEB FPGA 5SEEBF45C3G

  • MM# 99A1J8
  • Código de especif. SRJHL
  • Código de pedido 5SEEBF45C3G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725389

Stratix® V 5SEEB FPGA 5SEEBF45C4G

  • MM# 99A1J9
  • Código de especif. SRJHM
  • Código de pedido 5SEEBF45C4G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725202

Stratix® V 5SEEB FPGA 5SEEBF45I2G

  • MM# 99A1JA
  • Código de especif. SRJHN
  • Código de pedido 5SEEBF45I2G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725107

Stratix® V 5SEEB FPGA 5SEEBF45I3G

  • MM# 99A1JD
  • Código de especif. SRJHQ
  • Código de pedido 5SEEBF45I3G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725548

Stratix® V 5SEEB FPGA 5SEEBF45I4G

  • MM# 99A1JH
  • Código de especif. SRJHS
  • Código de pedido 5SEEBF45I4G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725812

Retirados y descontinuados

Stratix® V 5SEEB FPGA 5SEEBF45C4N

  • MM# 969142
  • Código de especif. SR7P1
  • Código de pedido 5SEEBF45C4N
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 692605

Stratix® V 5SEEB FPGA 5SEEBF45I2L

  • MM# 969143
  • Código de especif. SR7P2
  • Código de pedido 5SEEBF45I2L
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 701241

Stratix® V 5SEEB FPGA 5SEEBH40C3N

  • MM# 969145
  • Código de especif. SR7P4
  • Código de pedido 5SEEBH40C3N
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 691527

Stratix® V 5SEEB FPGA 5SEEBF45C2LN

  • MM# 969760
  • Código de especif. SR866
  • Código de pedido 5SEEBF45C2LN
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 702711

Stratix® V 5SEEB FPGA 5SEEBF45I3NYY

  • MM# 969761
  • Código de especif. SR867
  • Código de pedido 5SEEBF45I3NYY
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 700715

Stratix® V 5SEEB FPGA 5SEEBH40I2L

  • MM# 970661
  • Código de especif. SR8W8
  • Código de pedido 5SEEBH40I2L
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 700103

Stratix® V 5SEEB FPGA 5SEEBH40I3L

  • MM# 970662
  • Código de especif. SR8W9
  • Código de pedido 5SEEBH40I3L
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 696258

Información de cumplimiento de la normativa comercial

  • ECCN Varía según el producto
  • CCATS Varía según el producto
  • US HTS 8542390001

Información sobre PCN

SRJHM

SRJHN

SR7P4

SR8W9

SRJHQ

SR7P2

SR867

SR8W8

SR7P1

SR866

SRJHS

SRJHJ

SRJHL

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.